

### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04134844 A

(43) Date of publication of application: 08 . 05 . 92

(51) Int. CI

H01L 21/76

(21) Application number:

02258337

(22) Date of filing: 27 . 09 . 90

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

HIRAKAWA KENJI


## (54) FORMATION OF INTERELEMENT ISOLATION REGION OF SEMICONDUCTOR DEVICE

COPYRIGHT: (C)1992,JPO&Japio

(57) Abstract:

PURPOSE: To prevent crystal defective by depositing a polycrystalline semiconductor film in advance by a vacuum vapor growth method to round a corner when forming an insulating film in an inner wall of a trench isolation and by forming a heat oxide film thereafter.

CONSTITUTION: A single crystalline semiconductor layer including an n+-region 303 and an n-region 304 for leading out a collector electrode is formed on an insulating film 302. A groove 306 is formed using a silicon oxide film 305 or a resist as a mask by usual lithography. After polymer or damaged layer is removed, a polycrystalline silicon film 307 is deposited by vacuum vapor growth method with a bending rate not only in an upper corner part 308 but also in a lower corner part 309. Furthermore, a heat oxide film is formed by hydrogen combustion method at a specified temperature. Thereby, a silicon oxide film having a bending rate is formed in corner parts 309, 308, defective is prevented from growing from the corner part 309 to a wafer surface and yield of an element can be improved.



⑩日本国特許庁(JP)

① 特許出願公開

# ⑩公開特許公報(A)

平4-134844

Solnt, Cl. 3

識別記号

庁内整理番号

**43公開 平成4年(1992)5月8日** 

H 01 L 21/76

D 9169-4M

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称

半導体装置の素子間分離領域の形成方法

②特 願 平2-258337

②出 願 平2(1990)9月27日

70発明者 平川

顕 二

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 大胡 典夫

明 细 寄

1. 発明の名称

半導体装置の素子間分離領域の形成方法

2. 特許請求の範囲

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は半導体集積回路装置の素子間分離領域の形成方法に関し、特に高速動作回路、高耐圧 回路などに使用するものである。

. (従来の技術)

絶録膜上に半導体層を形成し、この半導体層 にデバイス (Device) を形成する完全諸電体分離 技術は、寄生容量の低減による高速動作、高耐圧 化更にラッチアップ (Latch Up)を生じないなど の高信頼性などの利点がある。

第1図は完全誘電体分離技術を利用した高速 パイポーラ(Bipola)集積回路の例である。コレクタ(Collector)領域であるところのヵ層104、 n \* 層103 は基盤101 とは絶縁膜102 で、隣接 素子とはトレンチアイソレイション(Treach isolation)の絶縁態105 で分離されており、通常 のpn接合により分離された場合よりコレクタ~ 基盤間の寄生容量が大幅に低減され、回路動作の 高速性が得られる。

第2回 a ~ c は完全誘電体分離技術を使用した 耐記高速パイポーラ型トランジスタのトレンチア イソレイション部分の製造工程を示した断面図で ある。まずシリコン酸化膜202 上に n + 層203 、 n 層204 を含んだシリコン(Silicon) 層を第2図 a のように形成する。この形成方法にはシリコン 酸化膿層202 とシリコン層を観水性処理後、接着 ・熱処理する方法(特公昭62-27040号公報)、レ

ーザ (Laser)または電子ピーム (Beam)による熔融 再結晶化法、O+ イオン(ion) を注入し酸化膿腫 を形成する方法などがある。

次に通常のリソグラフィ(Lithography) 法によりパターニング (Patterning) したレジスト(Resist)またはシリコン酸化膜205 をマスク(Mask)にしてCBrF3 などのガス(Gas) を使用した反応性イオンエッチング(ion Etching)法などにより異方性の満208 を第2図りに示すように形成する。次に無酸化することによりトレンチ内壁のシリコン酸化膜207 を形成する (第2図c参風)。

#### (発明が解決しようとする課題)

トレンチコーナー(Corner)部208、210 は酸化時に大きな応力が加わり、酸化酶の薄膜化や、更に結晶欠陥発生の原因になる。この対策として化学的ドライ(Dry) エッチングで上部コーナー部凸部208 を割り取り、丸める方法がある。しかしこの時下部コーナー部209 は丸まらない。更に下部コーナー部209 から発生した欠陥は45°斜め上

成するとき、予め減圧気相成長法により多結晶半導体膜を増積してコーナーを丸めた後熱酸化膜を 形成することにより、絶縁膜に接したトレンチ下 部コーナーから表面に発達する結晶欠陥を防止する。

### (実施例)

本発明の実施例としてnpn型バイポーラトランジスタの素子分離領域形成工程を第3図の断面図に従って説明する。

まず第3図 a に示すようにシリコン酸化膜などの絶縁膜302 上にコレクタ電極引出し用の n + 領域303 と n 領域304 を含む単結晶半導体層を形成する。この形成方法は従来例で示したようにウエーハ (Vafer) 接着技術による方法、レーザーまたは電子ピームによる溶融再結晶法、 O + イオン注入による酸化膜形成方法など単結晶半導体層303、304 の結晶の完全性を低下させない方法であれば良い。

次に通常のリソグラフィ法によりパターニング したレジストまたはシリコン酸化膜305 をマスク 方向に成長し、表面に達する可能性が大となり、 素子の歩智りを大幅に低減させる。本発明はこの ような事情により成されたもので、絶 膜上に形 成した単結晶半導体層内に形成する常子間分離に トレンチアイソレイションを使用した場合のトレ ンチ内壁の酸化膜形成方法に関するもので、トレ ンチ下部コーナー部から素子表面方向に発達する 結晶欠陥を防止することを目的とする。

#### [発明の構成]

#### (課題を解決するための手段)

総額膜上に形成した単結晶半導体層に異方性 食剤法で絶縁膜に達する溝を形成する工程と、前 記溝内に減圧気相成長法により多結晶半導体膜を 形成する工程と、熱酸化法により多結晶半導体膜 とこれに接する単結晶半導体層を酸化し酸化膜を 形成する工程に本発明に係わる半導体整置の素子 間分離領域の形成方法の特徴がある。

#### (作用)

絶縁禁上に形成した単結晶半導体層に形成するトレンチアイソレイションの内壁に絶縁膜を形

として、CBrF3などのガスを使用した反応性イオンエッチング法などにより素子間分離領域に 絶録 302に速する講806を第3図りに明らかに したように形成する。ウエット(Yet) またはドライエッチングによりポリマー(Polymer) 及びダスージ層を除去後、多粧品シリコン瞑307を減圧気 相成長法により1000人から2000人程度堆積する (第3図 c 参照)。この時上部コーナー部308の みならず下部コーナー部809のコーナーに曲率を もって地積される。なお、上部コーナー部808と 下部コーナー部809は第3図 c と第3図 d に点塚で書いた丸で表示した。

更に900° Cから1000° C程度の温度で水素燃焼法により1000 A以上の無酸化膜を形成する(第3.図d 参照)。この時下部コーナー部308、上部コーナー部308には曲率をもったシリコン酸化膜が形成され、特に下部コーナー部309からウエーハ表面に発達する欠陥を防止することができる。更に減圧気相成系統による多時品シリコン酸など

# 特開平4-134844 (3)

311 を埋込み、これを酸化シリコン膜812 で置い (第3回 e 参照)、素子間分離領域が完成する。 [発明の効果]

以上の益頃から明らかなように、本発明の完 全講電体分離に用いるトレンチアイソレイション の形成方法は、下部絶縁膜に接するコーナー部を 容易に丸めることができ、従来このコーナー部か ら発生しやすかった結晶欠陥を防止することがで きる。この結晶欠陥は半導体層の表面方向に発達 するもので、従来煮子歩留り低下の重大原因であ ったが、これが大幅に改善できる。

### 4. 図面の簡単な説明

第1図は完全誘電体分離法を使用した従来の npnパイポーラトランジスタの断面図、第2図 a~cは従来の素子間分離領域の製造工程を示す 断面図、第3回a~eは本発明の素子間分離領域 の製造工程を示す断面図である。

101、201、301:半導体基盤、

102、202、302: 轮錄展、

103 、203 、803 : n + 型埋込厝、

104 、204 、304 : n型コレクタ領域、

205 、 305 : レグストまたはシリコン酸化農、

208 、308 : 異方性食剤による溝(トレンチ)、

105 、107 . 108 、207 、310 . 312 : シリコ

ン酸化腺、

208、308 : トレンチ上部コーナー部、

209 、309 : トレンチ下部コーナー部、

210 : トレンチ下部コーナー部から発生した結 品欠陥、

186 、 311 : 多結晶シリコン膜、

110 : p + 型グラフトペース領域、


112 : n + エミッタ領域、

118 : エミッタ電極、


114 : ペース電極、

115 : コレクタ電極。


代理人 弁理士 大



筹 2 Z



第 3 区



10[ 20] 301 : 平澤体工業 101, 201, 301: nº 型 121A層 205, 305 : LOUP RIS 5/30-00UGIE 105,107,108, 207 310, 312 310, 312

201, 301: トレンナ下部 コー トー部 106 311: 多雑品シリン膜 リスト ガーエシーク領域 1/3: 3477 年後

..........

102, 202,102:紀律機 104,204,304: 四型コレフタ特域 206, 206: 第万位を利 10.22 :成208, 208: トレンナ上部 2-7一部 210: 比分7的3-1-即对3是生压超晶尺陷 110: P型プラフトイース 特成

113: エミッタ 電極 //4: ペース 電路